大一时候写的 1310 笔记发挥了一点用处，可以参考 此处。

MOS 晶体管

硅（Silicon），IV 族，导电性差

在硅晶格中引入掺杂剂（dopants）增加导电性，称为半导体（semiconductor）

  • 砷（arsenic, As），V 族，砷原子的第五个价电子束缚弱 => n 型半导体，载流子（carrier）是带负电的自由电子
  • 硼（boron，B），III 族，空穴 => p 型半导体，载流子是带正电的空穴
二极管（diode），内部结构是 PN 结（PN junction）
  • p 型半导体侧为阳极（anode），n 型半导体侧为阴极（cathode）
  • 外电场 p -> n 为正向偏置（forward biased），n -> p 为负向偏置（reverse biased）

金属氧化物半导体（Metal-Oxide-Semiconductor, MOS）或 金属氧化物半导体场效应晶体管（MOS Field Effect Transistors, MOSFETs）

  • 栅极 Gate
  • 衬底 Substrate, Body, Bulk
  • 源极 Source，漏极 Drain，载流子通过沟道（channel）由源极流向漏极
a) nMOS 晶体管, b) pMOS 晶体管
a) nMOS 晶体管, b) pMOS 晶体管

栅极电压 $V_G$，源极电压 $V_S$，阈值电压 $V_T$

  • nMOS：栅极电压 $V_{DD}$（逻辑 1, 或 POWER），$V_{GS}=V_G-V_S\geq V_T$ 时导通 ON
  • pMOS：栅极电压 $V_{SS}$（逻辑 0, 或 GROUND），$|V_{GS}|=|V_G-V_S|\geq V_T$ 时导通 ON
  • overdrive 电压：$V_{ov}=V_{GS}-V_T$
通道晶体管（Pass transistors）。MOS 直接作为开关传输电压时有阈值损失：nMOS 强 0 弱 1（传输电压 $V_s\leq V_{DD}-V_T$），pMOS 强 1 弱 0（传输电压 $V_d\geq V_{SS}+V_T$）。

静态 CMOS 逻辑门

nMOS + pMOS = wavy CMOS（互补金氧半，Complementary MOS）。互补的晶体管放在衬底中的井中（n 衬底 p 井，反之）。

经典的静态 CMOS 逻辑门包含两个网络：

  • nMOS 下拉网络（pull-down network, PDN），连接 $V_{SS}$ 和输出，负责导通时传递强 0（下拉）
  • pMOS 上拉网络（pull-up network, PUN），连接 $V_{DD}$ 和输出，负责导通时传递强 1（上拉）
    • PUN ON，PDN OFF：上拉至 1
    • PUN OFF，PDN ON：下拉至 0
    • PUN OFF，PDN OFF：高阻（high-impedance）或浮接（floating）态，记为 Z
    • PUN ON，PDN ON：短路（crowbarred）或竞（contention）态，记为 X

反相器（Inverter），i.e.，非门（NOT Gate）：单 nMOS PDN 和单 pMOS PUN
与非门（NAND Gate），$k$ 个串联的 nMOS PDN 和 $k$ 个并联的 pMOS PUN
或非门（NOR Gate），$k$ 个串联的 pMOS PUN 和 $k$ 个并联的 nMOS PDN

复合门（Compound Gate），给定表达式 $Y$ 画出电路图（schematic）

  • 画 PDN，由于需要把表达式下拉至 0，又 nMOS 栅极输入 1 导通，把表达式 $Y$ 取反后组装
  • 画 PUN，由于需要把表达式上拉至 1，又 pMOS 栅极输入 0 导通，把表达式中所有的变量取反后组装（或使用 conduction complements 原则，把 PDN 中串联改并联，并联改串联即可）

性质一：静态 CMOS 逻辑门是完全恢复（fully restored）的。

完全恢复（fully restored）

点一下睡袋（呸） 指一个逻辑级在稳态时能把输出节点强驱动（strongly driven）到接近电源轨的全摆幅电平（0 或 $V_{DD}$），并通过带增益把可能劣化的输入电平拉回到标准逻辑电平，使电平劣化不会在级联中继续累积。静态 CMOS 逻辑中 nMOS 只负责下拉至强 0，pMOS 只负责上拉至强 1，且二者互斥，因此输出电平一定是全摆幅的。

性质二：静态 CMOS 逻辑门是反相（inverting）的。

反相（inverting）

指该逻辑级实现的布尔关系在输出端带有一个逻辑取反，即输出等于某个函数的补 $y=\overline{f(x)}$；比如非门 $y=\overline A$，与非门 $y=\overline{A\cdot B}$, 或非门 $y=\overline{A+B}$。

这也是为什么最基础的物理逻辑门是 NOT，NAND，NOR 而不是 OR，AND；这天然的由 MOS 的物理特性与 CMOS 的设计原则决定：输入为 1 会使基于 nMOS 的 PDN 导通，从而使输出为 0；反之 PUN 同理。

可以直接拼非反相的 $y=f(x)$ 吗？当然可以，但需要多加一级反相器 $y=\overline{\overline{f(x)}}$，这意味着更高的延迟，功耗和面积。

传输门

传输门（Transmission Gate），解决了通道晶体管阈值损失的问题。
gb 是 g 的互补信号
gb 是 g 的互补信号

需要同时提供控制输入（control input）信号 $g$ 与其互补信号 $gb$ 的逻辑被称为双轨逻辑（double rail logic）。理解成有两个栅极就好。

传输门的输出电压来自上一级节点，而非 $V_{DD}$ 或 GND，没有驱动能力，因此是 non-restored 的。同样，传输门的理想行为近似 $V_{in}\approx V_{out}$，为同向传输，并非反相。

三态逻辑

多路复用器

时序逻辑

Wovon man nicht sprechen kann, darüber muss man schweigen.